本书内容来自全面、叙述清晰，既可作为学习EDA技术应用的基础教材，也可作为电子类工程技术息慢良他人员的参考书。

• 书名 EDA技术入门与提高(第二版)
• 作者 王行 熊寿葵 李衍
• 出版时间 2015年08月
• ISBN 978-7-5606-2215-6/TN.0495

内 容 简 介

　　本书通过大量实例系统地介绍了应用EDA义盟随于技术进行FPGA/CPLD器件的数字电路系统仿真设计的方法和技巧。本书续效散此谁传很完的主要内容包括EDA技术概述、可编程逻辑器件、Quartus Ⅱ 7.2简介、图形输入设计方法、文本输入设计方法、VHDL入门、常见逻辑单元的VHDL描述、有限状态机设给医计、VHDL设计实例、设计中的常见问题及FPGA/CPLD器件的硬件连接等。

目录

　　第1章 EDA技定清九苗叫反术概述 1

　　1.1 EDA技术的发展历程 1

　刻通扬杨写　1.2 应用EDA技术的设计特点 3

　　1.3 EDA工具软件结构 4

　　第2章 可编经英友垂造必争程逻辑器件 7

　　2.1 可编程逻辑器件概述 7

　　2.2 Altera公七司的可编程逻辑器件 9

　　2.2.1 MAX系列器件 9

　　2.2.2 FLEX系列器件 11

　　2.2.3 Cyclone系列器件 12

　　2.2占排李味清把.4 ACEX1K系列器件 15

　　2.2.5 StratixTM系列器件 15

　　2.2.6 A等云二美听rriaTM GX系列器件 22

　　2.2.7 ExcaliburTM系列器件 23

　　2.3 其他可编程逻辑器件 23

　　2.3.1 Xilinx公司的器件产品 24

　　2.3.2 Lattice公司的器件产品 25

　　第3章 QuartusⅡ 7.2简介 27

　　3.1 律抓客均需立QuartusⅡ7.2的设计步骤 27

　　3.2 Quartus理取离什流都计Ⅱ7.2的安装 28

　　3.2.1 Quar血立计烈角tusⅡ7.2的版本分类 28

　　3.2.2 QuartusⅡ7.2的安装要求 29

　　3.2.3 QuartusⅡ7.2的安装过程 30

　　3.2.4 第一次运开针封供组饭行QuartusⅡ7.2 36

　　3.3 Quartus Ⅱ 来自7.2的结构和工作环境 37

　　3.3.1 Quartus Ⅱ 7.2的结构 37

　　3.3.2 Quartus Ⅱ 7.2的工作环境 37

　　第4章 图360百科形输入设计方法 45

　　4.1 4位加法器设计实例 45

　　4.1.1 4位加法器逻辑设计 45

　　4.1.2 半加器模块设计过程 47

　　4.1.统职3 全加器模块设计过程 63

　　4.1.4 4位加法器的设计过程 65

　　4.2 宏功能模块及其使用 75

　　4.2住呀千句.1 时序电路宏模块 7含永个女技牛5

　　4.2.2 运培缺获冷所孩你调球情准算电路宏模块 82

　　4.2.3 2位十进制数字位移测量仪设计实例 85

　　4.3 LPM宏模块及其使用 107

　　4.3.1 参数化时序单元宏模块 107

　　4.3.2 参数化运算单元宏医若四做育袁会节功社模模块 111

　　4.3.3 参数化存储器宏模块 116

　　4.3.4 其他模块 123

　　4.3.5 参数化宏模块的使用方法 123

　　第5章 文本输入设计方法 130

　　5.1 文本输入界面 130

　　5.2 用VHDL实现8位加法器设计 131

　　第6章 VHDL入门 136

　　6.1 VHDL的结构 136

　　6.1.1 实体 137

　　6.1.2 结构体 139

　　6.1.3 VHDL库 141

　　6.1.4 VHDL程序包 143

　　6.1.5 配置 145

　　6.2 VHDL的词法元素 147

　　6.2.1 分界符 147

　　6.2.2 标识符 147

　　6.2.3 注释 149

　　6.2.4 字符文字 150

　　6.3 VHDL的数据对象 152

　　6.4 VHDL的数据类型 153

　　6.4.1 VHDL标准程序包STANDARD中定义的数据类型 154

　　6.4.2 用户定义的数据类型 156

　　6.4.3 IEEE预定义标准逻辑位与矢量 159

　　6.4.4 VHDL的类型转换 160

　　6.5 VHDL的操作符 161

　　6.5.1 逻辑(LOGICAL)操作符 162

　　6.5.2 算术(ARITHMETIC)操作符 162

　　6.5.3 关系(RELATIONAL)操作符 163

　　6.5.4 并置(CONCATENATION)操作符 164

　　6.5.5 操作符的优先级 165

　　6.6 VHDL的语法基础 165

　　6.6.1 并行语句 165

　　6.6.2 顺序语句 181

　　第7章 常见逻辑单元的VHDL描述 197

　　7.1 组合逻辑单元的VHDL描述 197

　　7.1.1 基本逻辑门的VHDL描述 197

　　7.1.2 编码器、译码器和多路选通器的VHDL描述 201

　　7.1.3 加法器和求补器的VHDL描述 205

　　7.1.4 三态门及总线缓冲器 208

　　7.2 时序电路的VHDL描述 211

　　7.2.1 时钟信号和复位信号 211

　　7.2.2 触发器 214

　　7.2.3 寄存器 218

　　7.2.4 计数器 223

　　7.3 存储器的VHDL描述 231

　　7.3.1 存储器的数据初始化 231

　　7.3.2 ROM(只读存储器)的VHDL描述 231

　　7.3.3 RAM(随机存储器)的VHDL描述 233

　　7.3.4 先进先出(FIFO)堆栈的VHDL描述 234

　　第8章 有限状态机设计 237

　　8.1 有限状态机的优点及转移图描述 237

　　8.1.1 有限状态机的优点 237

　　8.1.2 有限状态机的转移图描述 238