《电子系统尼集成设计导论》是 2008来自年08月西安电子科技大学出版社出版的图书，作者是李玉山。

• 书名 电子系统集成设计导论
• 作者 李玉山
• ISBN 9787560620534
• 定价 33.00 元
• 出版社 西安电子科技大学出版社

内容简介

　　电子系统集成设计技术是一个不断发展的学科领域。《电子系统集成设计导论》借鉴国外最新教材和相关研究成果文献资料，从电花独流企许青眼总许减路与系统的角度深入介绍电子系统集成设计技术。

　　《电子系统集成设计导论》首先对电子系统集成设计技术进展加以概述;进而介绍IC制造与测试、ASIC晶体管级电路及版图设计、数字电路设计技术和可编程芯片设计开发;接下来深入论述硬件系统设计高级语言的应用，包括VHDL和VerilogHDL的设计技术来自;最后讨论有关ASIC/SOC系统设计的各种技术专题。

　　《电子系统集成设律思激计导论》涉及电子系统集成设计的相关领域，可以作为电子信息工程、通信工程、计360百科算机科学与技术、测控技术与仪器、自动化、电路与系统等学科学习电子设计技术的高年级本科生、研究生教材和工程技术人员的自学参考书。

图书目录

　　第1章 电子系统集成设计概论 1

　　1.1 数字系统和VLSI设计 2

　　1.1.1 数字系统集成的形式和定位 2

　　1.1.2 数字系半光燃统集成的设计活动 5

　　1.1.3 系统集成的相关专题 6

　　固距集面了根及给1.1.4 系统集成的发展丝给计形阶史政联林背景 8

　　1.2 ASIC/SOC设计、制造与服务 9

　　1.2.1 设计过程点评 9

　　1.2.2 VLSI CMOS工艺 11

　　1.2.3 MOSIS设计投每引整蛋片服务 11

　　1.2.4 ASIC/SOC学术交流 12

　　1.2.5 相关课程设置 13

　　1.3 基于EDA的系统/芯片设计技术 14

　　1.3怎交女工伯许误.1 计算机辅助技术(CAX) 14

　　1.3.2 EDA引发电子设计革命 15

　　1.3.3 计算机版图设计 17

　　1.3.4 计算机辅助分析 17

　　1.3.5 电子设计简化流程 17

　　1.3.6 电子设计标准化 18

　　1.3.7 电子设计特点 19

　　1.3.8 电子设计功能的分解 20

　　课程设计习题 22

　　第2章 IC版图、制造与测试 24

　　2.1 I名哪训C工艺牵动设计 25

　　2.1.1 VLSI工艺回顾 25

　　2.1.2 制造影响设计 27

　　2题刘应图谁跟触.2 MOS晶体管与连线 28

　　2.2.1 MOS晶体管结构 28

　　2.2.2 CMOS结构 29

　　2.2.3 连线和连接孔 30

　　2.3 线路、版图与掩模 31

　　2.3.1 IC版图对应于电子线路 31

　　2.3.2 设计制造的纽带--掩模 32

　　2.4 VLSI加工流程 33

　　2.4.1 IC制造工序 33

　　2.4.2 双阱与不同工艺 34

　　2.4.3 CMOS工艺流程 价高做马后必布松越大34

　　2.4.4 BiCMOS林就热的终氧输扬训上工艺 35

　　2.5 IC测试与故障 36

　　2.5.1 IC测试概述 36

　　2.5.2 故障模型府与模拟 37

　　2.5.造师势它划防并修福房该3 面向测试的设计 37

　　2.5.4 自动测试模板的生成 39

　阶余前改了需得孙绍延雨　课程设计习题 40

　　第3章 ASIC晶体管级电路及版图设计 41

　　3.1 CMOS反相器 42

　　3.1.1 反相器静态特性 42

　　3.1.2 反相器动态特性 44

　　3.1.3 反相器功耗和速度 45

　满该　3.1.4 BiCMOS反相器 45

　　3.2 存储器和I/O电路 47

　　3.2.1 存储器 灯哥改异装研打47

　　3.2.2 I/O电路 49

　　3.3 数模混合ASIC概略 50

　　3.3.1 模拟ASIC要素 50

科车黑木良即稳约　　3.3.2 模拟标准单元 51

　　3.3.3 模拟信号处理 54

　　3.4 ASIC半定商号价界演制技术 54

　　3.4.1 ASIC设计形态 54

　　3.4.2 门阵列设计技术 56

　　3.4.3 基于标准单元库的设计 57

　　3.4.4 SOC平台式设计 58

　　3.5 平面规划与布局布线 59

　　3.5.1 平面规划 59

　　3.5.2 布局 61

　　3.5.3 布线 61

　　3.6 IC版图设计与电气规则 62

　　3.6.1 Tanner Tools设计流程举例 63

　　3.6.2 设计规则检查 64

　　3.6.3 λ和SCMOS设计规则 65

　　3.6.4 电气规则检查 66

　　3.7 IC版图格式 67

　　3.7.1 CIF格式基本命令 67

　　3.7.2 GDSⅡ格式 68

　　3.7.3 PG格式 69

　　3.7.4 OASIS格式 69

　　课程设计习题 69

　　第4章 数字电路设计技术 70

　　4.1 CMOS门电路 71

　　4.1.1 逻辑功能函数 71

　　4.1.2 静态逻辑CMOS门 72

　　4.1.3 单级门及网络延迟 76

　　4.2 时序与时序电路 76

　　4.2.1 组合电路与时序电路 76

　　4.2.2 电路中的时序 77

　　4.2.3 电路时序分析 78

　　4.2.4 同步与异步电路 79

　　4.3 时序电路设计 80

　　4.3.1 记忆单元 80

　　4.3.2 基本整形电路 84

　　4.3.3 时序网络结构和时钟规则 85

　　4.3.4 状态机分析与设计 87

　　4.4 算术逻辑构件设计 89

　　4.4.1 引言 89

　　4.4.2 组合桶形移位器 90

　　4.4.3 加法器 91

　　4.4.4 广义加法器 93

　　4.4.5 减法器与数值比较器 93

　　4.4.6 乘法器 94

　　4.4.7 数据通路版图设计 96

　　4.5 分析、仿真与验证 97

　　4.5.1 分析 98

　　4.5.2 仿真 99

　　4.5.3 验证 100

　　4.6 设计综合与优化 100

　　4.6.1 概述 100

　　4.6.2 系统综合 102

　　4.6.3 逻辑综合 102

　　4.6.4 电路综合 103

　　4.6.5 综合中的优化约束 103

　　4.7 EDIF格式 104

　　4.7.1 EDIF标准版本与用途 104

　　4.7.2 EDIF文件结构 105

　　4.7.3 EDIF电路网表文件 106

　　4.7.4 EDIF电原理图文件及其转换 108

　　课程设计习题 108

　　第5章 可编程芯片设计开发 109

　　5.1 可编程芯片概述 110

　　5.1.1 各种FPGA简介 110

　　5.1.2 片内硬连接编程技术 112

　　5.1.3 I/O单元 113

　　5.1.4 FPGA的系列举例 114

　　5.2 一般FPGA的内部结构 114

　　5.2.1 内部结构示例 114

　　5.2.2 FPGA内部单元编程机制 115

　　5.2.3 FPGA单元间互连线编程机制 117

　　5.3 FPGA和CPLD进展述评 118

　　5.3.1 Altera CPLD进展 118

　　5.3.2 Xilinx FPGA进展 119

　　课程设计习题 120

　　第6章 VHDL系统设计语言 121

　　6.1 VHDL语言设计概述 122

　　6.1.1 简介 122

　　6.1.2 设计单元和库 123

　　6.1.3 表现手法 124

　　6.1.4 VHDL开发环境 125

　　6.2 VHDL可编译源设计单元 126

　　6.2.1 库 127

　　6.2.2 集合包 128

　　6.2.3 实体号 128

　　6.2.4 构造体 130

　　6.2.5 配置说明 134

　　6.2.6 课程设计与练习 136

　　6.3 VHDL语言基础知识 137

　　6.3.1 标量类型数据 138

　　6.3.2 复合类型数据 140

　　6.3.3 客体 141

　　6.3.4 操作符与表达式 143

　　6.3.5 预定义属性 144

　　6.3.6 课程设计与练习 145

　　6.4 时序语句与行为描述 147

　　6.4.1 进程语句及其特点 148

　　6.4.2 进程中的说明部分 150

　　6.4.3 时序语句 150

　　6.4.4 子程序 155

　　6.4.5 课程设计与练习 157

　　6.5 信号与信号赋值 159

　　6.5.1 网表结构性信号 159

　　6.5.2 进程通信信号 159

　　6.5.3 进程及端口中信号的说明 160

　　6.5.4 同步点上的模拟循环 161

　　6.5.5 进程的挂起与激活 162

　　6.5.6 信号赋值及延迟 162

　　6.5.7 信号的延迟模型 164

　　6.5.8 决断函数 164

　　6.5.9 课程设计与练习 166

　　6.6 并发行为性语句与数据流描述 167

　　6.6.1 一般并发信号赋值 168

　　6.6.2 并发条件信号赋值 168

　　6.6.3 并发选择信号赋值 169

　　6.6.4 并发过程调用 169

　　6.6.5 块语句 170

　　6.6.6 思考题 171

　　6.7 元件层次与结构描述 172

　　6.7.1 元件实例生成和层次结构 172

　　6.7.2 产生语句 174

　　6.7.3 配置 176

　　6.7.4 类属 177

　　6.7.5 VHDL综合 179

　　6.7.6 课程设计与练习 180

　　6.8 VHDL设计举例 181

　　6.8.1 例一:交通红绿灯控制器 181

　　6.8.2 例二:四选一开关 185

　　6.8.3 例三:类属应用 186

　　6.8.4 课程设计与练习 187

　　6.9 课程设计复习 188

　　6.9.1 电路设计测验一 188

　　6.9.2 电路设计测验二 195

　　6.9.3 电路设计测验三 197

　　6.9.4 课程设计与练习 200

　　第7章 Verilog HDL系统设计语言 203

　　7.1 Verilog HDL概要 204

　　7.1.1 Verilog HDL的特点 204

　　7.1.2 Verilog HDL模块 205

　　7.1.3 Verilog HDL设计简例 206

　　7.2 Verilog HDL基础知识 208

　　7.2.1 数据及类型 208

　　7.2.2 表达式中的操作符 212

　　7.3 逻辑门及延迟模型 215

　　7.3.1 内建门与开关基元 215